PCB板的選擇必須在滿(mǎn)足設(shè)計(jì)要求與量產(chǎn)性和成本之間取得平衡，設(shè)計(jì)要求包括電氣和機(jī)械部件。在設(shè)計(jì)非常高速的PCB板（頻率高于GHz）時(shí)，這個(gè)材料問(wèn)題通常更為重要。比如常用的材料，在幾個(gè)GHz的頻率下的介電損耗會(huì)對(duì)信號(hào)衰減有很大的影響，所以可能不適合。就電氣而言要注意在設(shè)計(jì)頻率下介電常數(shù)和介電損耗是否結(jié)合在一起。下面一起來(lái)了解一下pcb廠(chǎng)家中的PCB設(shè)計(jì)技巧有哪些？

1、合理避免高頻干擾

基本思想是盡量減少高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_?？梢栽黾痈咚傩盘?hào)和模擬信號(hào)之間的距離，或者在模擬信號(hào)旁邊添加接地保護(hù)/分流走線(xiàn)。還要注意從數(shù)字地到模擬地的噪聲干擾。是否加屏蔽地線(xiàn)取決于板上的串?dāng)_/EMI情況來(lái)決定，如果屏蔽地線(xiàn)處理不好，可能會(huì)使情況變得更糟。之所以會(huì)這樣，是因?yàn)槟K重用后會(huì)自動(dòng)生成一個(gè)自動(dòng)命名的組，所以解決這個(gè)問(wèn)題的關(guān)鍵是再次打散完成此命令后，移動(dòng)所有小方塊的軌跡點(diǎn)擊坐標(biāo)。

2、解決高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題

信號(hào)完整性基本上是阻抗匹配的問(wèn)題，影響阻抗匹配的因素包括信號(hào)源的結(jié)構(gòu)和輸出阻抗、走線(xiàn)的特性阻抗、負(fù)載端的特性、走線(xiàn)的拓?fù)浣Y(jié)構(gòu)等。解決方案是依靠并調(diào)整走線(xiàn)的拓?fù)?，一般差分信?hào)中間不能加地線(xiàn)。因?yàn)椴罘中盘?hào)的應(yīng)用原理重要的一點(diǎn)是利用差分信號(hào)之間耦合帶來(lái)的好處，例如磁通抵消和抗噪性，如果中間加地線(xiàn)會(huì)破壞耦合效果。

總而言之，pcb廠(chǎng)家中的PCB設(shè)計(jì)技巧有合理避免高頻干擾，解決高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題。PCB上EMC導(dǎo)致的成本增加通常是由于增加接地層的數(shù)量以增強(qiáng)屏蔽效果以及增加鐵氧體磁珠、扼流圈等器件來(lái)抑制高頻諧波。此外，通常需要在其機(jī)制上匹配屏蔽結(jié)構(gòu)，以使整個(gè)系統(tǒng)通過(guò)EMC要求。盡量選擇信號(hào)斜率（slewrate）較慢的器件以減少產(chǎn)生的信號(hào)。